Последната актуализация на този раздел е от 2019 година.

 

 

8.2  Състезания  между  логическите  сигнали

 

 

      В логическите схеми се срещат участъци, където даден логически сигнал се разклонява чрез обща точка в няколко логически връзки, които подават този сигнал на няколко паралелни и независими верижки от логически елементи. Изходните сигнали от тези паралелни верижки могат да се подадат на входовете на един и същи логически елемент, като по този начин чрез него разклонилите се сигнали отново се обединяват и формират един изходен сигнал. В следствие на реалното закъснение, което внася всеки превключил се логически елемент и в следствие на разликите в закъсненията между паралелните сигнали, след тяхното обединение от крайния логически елемент, логическите стойности, които той генерира на своя изход, не във всеки един момент ще съответстват функционално на истинските логически стойности. Достигането на истинната логическа стойност на изхода може да премине през неистинни логически стойности под формата на своеобразен преходен процес от логически стойности. Подобни ефекти се наричат състезания. Изходната логическа стойност зависи от това кой от паралелно разпространяващите се сигнали ще “спечели състезанието”. Проблема ще илюстрираме чрез следния пример – входен единичен импулс преминава паралелно през две вериги от последователно включени инвертори. Едната верига съдържа четен брой инвертори, а другата – нечетен. Изходните сигнали се обединяват в един двувходов елемент И-НЕ. Логическата схема на тази постановка и времедиаграмите на изходния сигнал са представени на фигура 8.2.1 и фигура 8.2.2.

 

Фиг. 8.2.1.  Състезания в логическа схема

 

 

 

 

Фиг. 8.2.2.  Варианти на състезанията

 

      Основният проблем се състои в това, че проектантът на схемата обикновено не знае в кой участък на схемата закъснението на сигнала ще се окаже по-малко. Производителят на логическите елементи най-често гарантира само максималната граница на закъснението им. Ето защо проектантът не е в състояние да се възползва от факта, че броят на елементите във веригата на сигнала P е по-голям от броя на елементите във веригата на сигнала R (виж фигура 8.2.1). Възможните случаи за конкретната ситуация са два и те са изобразени на фигура 8.2.2. Всички закъснения са различни – закъснението на предния фронт във всяка от веригите не може да се очаква да бъде равно на закъснението на задния фронт, т.е. както във веригата с прав изход

така и във веригата с инверсен изход

В сила са още и отношенията

 

      Специалният подбор на елементите по стойност на закъснението им в условията на съвременното автоматизирано масово производство е недопустим, а измерването на реално получаваните закъснения с цел настройка обикновено е неприемливо поради това, че силно оскъпява апаратурата. Освен това, при изменение на температурата и със стареенето на елементите, закъснението на отделните вериги в схемите, се изменя с различна скорост във времето, ето защо производителите, като правило, не дават никакви гаранции в този смисъл. Единственото, което гарантира производителят и на което може да се опре проектантът (фактически или поне юридически) това е гаранцията, че закъснението няма да надвиши определена стойност, която е посочена в техническите указания. Ето защо, ако читателят иска да победи в борбата със състезанията, той е длъжен да основава своите изчисления и оценки за бъдещата схема само на тези данни.

 

 

 

Следващият раздел е:

8.3  Състезания на входа